# 日本国特許庁 JAPAN PATENT OFFICE

K. Tsukahara 8/29/03 077144 10f1

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年 8月30日

出 願 番 号 Application Number:

特願2002-255388

[ST. 10/C]:


[JP2002-255388]

出 願 人
Applicant(s):

エヌイーシーコンピュータテクノ株式会社

2003年 7月10日

特許庁長官 Commissioner, Japan Patent Office 太田信一



ページ: 1/E

【書類名】 特許願

【整理番号】 03990000

【あて先】 特許庁長官殿

【国際特許分類】 G06F 13/14

G06F 13/10

【発明者】

【住所又は居所】 山梨県甲府市大津町1088-3 エヌイーシーコンピ

ュータテクノ株式会社内

【氏名】 塚原 克美

【特許出願人】

【識別番号】 000168285

【氏名又は名称】 エヌイーシーコンピュータテクノ株式会社

【代理人】

【識別番号】 100093595

【弁理士】

【氏名又は名称】 松本 正夫

【手数料の表示】

【予納台帳番号】 057794

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9908108

【プルーフの要否】 要

#### 【書類名】 明細書

【発明の名称】 'フォールトトレラントコンピュータ及びトランザクション同期 制御プログラム

### 【特許請求の範囲】

【請求項1】 複数のCPUモジュールで、同じ命令列をクロック同期させて処理するロックステップ方式のフォールトトレラントコンピュータにおいて、複数のCPUモジュールからの複数かつ同一のIOトランザクションについて、IOモジュールのデバイスコントローラ毎に、一定の時間内において互いの一致をチェックし、一致が得られた前記IOトランザクションを同期外れではないとみなすことを特徴とするフォールトトレラントコンピュータ。

・【請求項2】 前記IOモジュールのデバイスコントローラ毎に、複数のCPUモジュールから発行される前記IOトランザクションを入力し、互いのIOトランザクションのシーケンスの一致を、一定時間待合せて判別するトランザクション同期制御部を備えることを特徴とする請求項1に記載のフォールトトレラントコンピュータ。

【請求項3】 前記トランザクション同期制御部は、シーケンスの一致が得られたタイミングで、前記 I Oトランザクションを前記デバイスコントローラに出力することを特徴とする請求項2に記載のフォールトトレラントコンピュータ

【請求項4】 前記トランザクション同期制御部は、一定時間内にシーケンスの一致が得られない場合、あるいは I Oトランザクションのシーケンスが互いに相違している場合に、障害の通知を出力することを特徴とする請求項2又は請求項3に記載のフォールトトレラントコンピュータ。

【請求項5】 前記トランザクション同期制御部は、

前記複数のCPUモジュールから発行される前記IOトランザクションを格納する複数の格納手段と、該格納手段に格納された前記IOトランザクションのシーケンスを互いに比較する比較手段と、前記一定時間を計るタイマ手段とを備えることを特徴とする請求項2から請求項4の何れか1項に記載のフォールトトレラントコンピュータ。

【請求項6】 複数のCPUモジュールで、同じ命令列をクロック同期させて処理するロックステップ方式のフォールトトレラントコンピュータにおいて実行され、

複数のCPUモジュールからの複数かつ同一のIOトランザクションについて、IOモジュールのデバイスコントローラ毎に、一定の時間内において互いの一致をチェックし、一致が得られた前記IOトランザクションを同期外れではないとみなす処理を行うことを特徴とするフォールトトレラントコンピュータのトランザクション同期制御プログラム。

【請求項7】 前記IOモジュールのデバイスコントローラ毎に、複数のCPUモジュールから発行される前記IOトランザクションを入力し、互いのIOトランザクションのシーケンスの一致を、一定時間待合せて判別する処理を実行することを特徴とする請求項6に記載のフォールトトレラントコンピュータのトランザクション同期制御プログラム。

【請求項8】 シーケンスの一致が得られたタイミングで、前記IOトランザクションを前記デバイスコントローラに出力する処理を実行することを特徴とする請求項7に記載のフォールトトレラントコンピュータのトランザクション同期制御プログラム。

【請求項9】 一定時間内にシーケンスの一致が得られない場合、あるいは I Oトランザクションのシーケンスが互いに相違している場合に、障害の通知を 出力する処理を実行することを特徴とする請求項7又は請求項8に記載のフォールトトレラントコンピュータのトランザクション同期制御プログラム。

【請求項10】 前記複数のCPUモジュールから発行される前記IOトランザクションを複数の格納手段に格納する処理と、該格納手段に格納された前記IOトランザクションのシーケンスを互いに比較する処理と、前記一定時間の経過を計る処理とを実行することを特徴とする請求項7から請求項9の何れか1項に記載のフォールトトレラントコンピュータのトランザクション同期制御プログラム。

#### 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、複数のCPUモジュールで、同じ命令列をクロック同期させて全く同じに処理するロックステップ方式のフォルトトレラントコンピュータ(fault tolerant computer)に関し、特に、複数のCPUモジュールからIOコントローラに対して発行されるIOトランザクションの時間的なずれを許容するフォルトトレラントコンピュータ及びトランザクション同期制御プログラムに関する。

# [0002]

# 【従来の技術】

従来のハードウェアを多重化し同一クロックで同期するフォールトトレラントコンピュータは、複数のCPUモジュールと複数のIOモジュールを有し、各IOモジュールは複数のCPUモジュールの同期が一致しているかどうかをチェックする比較装置をそれぞれ有しており、同時にIOトランザクションを入力した場合にCPUモジュールが同期していると判断してIO処理を行い、各CPUモジュールが故障しない限り同期していることを保証していた。

# [0003]

しかし、近年のプロセッサの高速化に伴い、各CPUモジュールに搭載される プロセッサは、同一のクロックを入力しても完全に同期しない同期外れが発生し 、これにより各IOモジュールで複数のCPUモジュールから発行されるIOト ランザクション相互に時間的な差分が発生する場合がある。

### [0004]

このようなCPUモジュールの障害に起因しない同期外れの現象に関しては、CPUモジュールでのハードウェア動作に差異があるものの、プログラム上は同じ動作がなされていることが分かっている。しかし、従来のフォールトトレラントコンピュータでは、障害が原因の同期外れでないにも関わらず、CPUモジュールの縮退状態や再組み込みの動作が発生してしまうことがある。

# [0005]

# 【発明が解決しようとする課題】

上述したように、従来のフォールトトレラントコンピュータでは、各CPUモジュールの同期外れにより、各IOモジュールで複数のCPUモジュールから発行

されるIOトランザクション相互に時間的な差分が発生した場合、障害が原因の同期外れでないにも関わらず、CPUモジュールの縮退状態や再組み込みの動作が発生してしまうという問題があった。このことは、またフォールトトレラントコンピュータのMTBF(Mean Time Between Failure:コンピュータシステムが故障してから次に故障するまでの平均時間)を小さくする原因となり、フォールトトレラントコンピュータ本来の利点が損なわれてしまう結果ともなる。

#### [0006]

なお、運用系プロセッサと待機系プロセッサ間で、プロセッサ間のバスのデータ 転送開始及び終了の信号を用いて、待機系プロセッサの処理の遅れを待つことに より、短時間で両者の同期をとるといった(例えば、特開平11-339932号 公報)、複数のプロセッサ間の同期外れを解決するための従来技術については種 々提案されているが、何れもIOコントローラ毎のIOトランザクションの時間 的なずれを許容することを特徴とする本発明とは相違する。

#### [0007]

本発明の目的は、時間的にずれてIOトランザクションが発行されても、論理的なシーケンスの一致が得られれば障害が原因の同期外れではないとみなすことにより、障害が原因の同期外れでないにも関わらずCPUモジュールの縮退や再組み込み動作が発生してしまうのを極力抑え、一定範囲のプロセッサの同期外れを許容することができるフォールトトレラントコンピュータ及びトランザクション同期制御プログラムを提案することにある。

#### [00008]

#### 【課題を解決するための手段】

上記目的を達成する本発明は、複数のCPUモジュールで、同じ命令列をクロック同期させて処理するロックステップ方式のフォールトトレラントコンピュータにおいて、複数のCPUモジュールからの複数かつ同一のIOトランザクションについて、IOモジュールのデバイスコントローラ毎に、一定の時間内において互いの一致をチェックし、一致が得られた前記IOトランザクションを同期外れではないとみなすことを特徴とする。

# [0009]

請求項2の本発明のフォールトトレラントコンピュータは、前記IOモジュールのデバイスコントローラ毎に、複数のCPUモジュールから発行される前記IOトランザクションを入力し、互いのIOトランザクションのシーケンスの一致を、一定時間待合せて判別するトランザクション同期制御部を備えることを特徴とする。

# [0010]

請求項3の本発明のフォールトトレラントコンピュータは、前記トランザクション同期制御部は、シーケンスの一致が得られたタイミングで、前記IOトランザクションを前記デバイスコントローラに出力することを特徴とする。

#### [0011]

請求項4の本発明のフォールトトレラントコンピュータは、前記トランザクション同期制御部は、一定時間内にシーケンスの一致が得られない場合、あるいはIOトランザクションのシーケンスが互いに相違している場合に、障害の通知を出力することを特徴とする。

# [0012]

請求項5の本発明のフォールトトレラントコンピュータは、前記トランザクション同期制御部は、前記複数のCPUモジュールから発行される前記IOトランザクションを格納する複数の格納手段と、該格納手段に格納された前記IOトランザクションのシーケンスを互いに比較する比較手段と、前記一定時間を計るタイマ手段とを備えることを特徴とする。

#### [0013]

請求項6の本発明によるフォールトトレラントコンピュータのトランザクション同期制御プログラムは、複数のCPUモジュールで、同じ命令列をクロック同期させて処理するロックステップ方式のフォールトトレラントコンピュータにおいて実行され、複数のCPUモジュールからの複数かつ同一のIOトランザクションについて、IOモジュールのデバイスコントローラ毎に、一定の時間内において互いの一致をチェックし、一致が得られた前記IOトランザクションを同期外れではないとみなす処理を行うことを特徴とする。

### $[0\ 0\ 1\ 4]$

請求項7の本発明によるフォールトトレラントコンピュータのトランザクション同期制御プログラムは、前記IOモジュールのデバイスコントローラ毎に、複数のCPUモジュールから発行される前記IOトランザクションを入力し、互いのIOトランザクションのシーケンスの一致を、一定時間待合せて判別する処理を実行することを特徴とする。

# [0015]

請求項8の本発明によるフォールトトレラントコンピュータのトランザクション同期制御プログラムは、シーケンスの一致が得られたタイミングで、前記IOトランザクションを前記デバイスコントローラに出力する処理を実行することを特徴とする。

### [0016]

請求項9の本発明によるフォールトトレラントコンピュータのトランザクション同期制御プログラムは、一定時間内にシーケンスの一致が得られない場合、あるいはIOトランザクションのシーケンスが互いに相違している場合に、障害の通知を出力する処理を実行することを特徴とする。

# [0017]

請求項10の本発明によるフォールトトレラントコンピュータのトランザクション同期制御プログラムは、前記複数のCPUモジュールから発行される前記IOトランザクションを複数の格納手段に格納する処理と、該格納手段に格納された前記IOトランザクションのシーケンスを互いに比較する処理と、前記一定時間の経過を計る処理とを実行することを特徴とする。

#### [0018]

### 【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して詳細に説明する。図1は、本発明の実施の形態によるフォールトトレラントコンピュータの構成を示すブロック図である。

#### [0019]

図1を参照すると、本実施の形態によるフォルトトレラントコンピュータ10 は、複数のCPUモジュール20、30を備えており、各CPUモジュール20 、30はそれぞれクロック同期して同じ命令列を処理し、各CPUモジュールの処理結果を比較じ、1個のCPUモジュールで故障が発生しても、残りのCPUモジュールにより処理を継続することができるようになっている。このCPUモジュール20、30は、それぞれ1以上のプロセッサと、プロセッサ外部バスと、メモリを有している。なお、図1には、本実施の形態の特徴的な構成のみを記載し、他の一般的な構成については記載を省略してある。

# [0020]

また、フォルトトレラントコンピュータ10は、第1IOモジュール50と第2IOモジュール60を備え、それらの第1IOモジュール50と第2IOモジュール60が上記CPUモジュール20、30の双方に接続されている。

# [0021]

この第1及び第2CPUモジュール20、30は、互いに同じクロックで動作 し、第1及び第2IOモジュール50、60に対してそれぞれIOトランザクションの発行を行なう。

# [0022]

第1及び第2I〇モジュール50、60は、それぞれ2つのIОコントローラ 52A、52Bと62A、62Bを備え、かつ各IОコントローラ毎にトランザク ション同期制御部51A、51Bと61A、61Bを備えて構成される。

#### $[0\ 0\ 2\ 3]$

IOコントローラ52A、52Bと62A、62Bには、例えばネットワークコントローラやディスクコントローラ等を含むデバイスが接続され、これらのデバイスに対してIOトランザクションに従って入出力制御処理を実行する。

### [0024]

トランザクション同期制御部51A、51B、61A、61Bは、第1及び第2 CPUモジュール20、30からのIOトランザクションについて、そのシーケ ンスが一致しているかどうかを対応するIOコントローラ毎にチェックし、時間 的にずれが発生しても同じIOトランザクションが異なるタイミングで入力され るのを予め設定したい一定時間だけ待ち合わせ、IOトランザクションのシーケ ンスが一致したタイミングでデバイスに対応したIOコントローラ52A、52 B、62A、62Bに対して出力する。

# [0.025]

図4に、トランザクション同期制御部51Aの構成例を示す。ここでは、便宜上トランザクション同期制御部51について示しているが、その他のトランザクション同期制御部についても全く同じ構成である。

#### [0026]

図示のように、トランザクション同期制御部51Aは、第1CPUモジュール20と第2のCPUモジュール30から入力するIOトランザクションをそれぞれ格納する第1トランザクション格納手段81-1及び第2トランザクション格納手段81-1、81-2双方のIOトランザクションのシーケンスの一致を比較して判別する比較手段82と、一定時間の経過を計るタイマ手段83と、比較手段82によるIOトランザクションのシーケンスの一致が得られたタイミングでIOトランザクションをIOコントローラに対して出力する出力制御手段84を有する。出力制御手段84は、タイマ手段83による一定時間経過してもIOトランザクションのシーケンスの一致が得られない場合には、障害監視部等に障害を通知する。

# [0027]

なお、図4に示したトランザクション同期制御部の構成例については、あくまで その一構成例を示すものであり、図示の構成に限定されるものではない。

#### [0028]

図5は、トランザクション同期制御部の動作内容を説明するフローチャートである。まず、第1 C P U モジュール 2 0 と第2の C P U モジュール 3 0 からの I O トランザクションを入力し(ステップ 5 0 1)、第1及び第2の C P U モジュールの I O トランザクションのシーケンスが互いに一致するかどうかを判別する(ステップ 5 0 2)。

#### [0029]

IOトランザクションのシーケンスの一致していれば、入力したIOトランザクションをIOコントローラへ出力する(ステップ503)。

### [0030]

IOトランザクションのシーケンスが一致していない場合には、一定時間が経過しているかを判別し(ステップ504)、一定時間が経過していなければIOトランザクションの入力を待合せる。一定時間が経過していれば、フォールトトレラントコンピュータ内に備えられている障害監視部等に障害の発生を通知する。

# [0031]

次いで、図 1、図 2、図 3 を参照して、第 1 及び第 2 C P U モジュール 2 0 、 3 0 からどのように I O トランザクションが発行され、第 1 及び第 2 I O モジュール 5 0 、 6 0 でどのように一致チェックが行なわれ、I O トランザクションが処理されるかについて具体例をあげて説明する。

# [0032]

ここで、プロセッサ同期外れの場合、第1CPUモジュール20から第1IO モジュール50へのIOトランザクションが、IOトランザクション(IO-A 1)、IOトランザクション(IO-B1)、IOトランザクション(IO-A2)、IOトランザクション(IO-B2)の順で発行されたとする。

# [0033]

# [0034]

一方、第2 C P U モジュール 3 0 から第1 I O モジュール 5 0 への I O トランザクションについては、I O トランザクション(I O - A 1)、I O トランザクション(I O - B 1)、I O トランザクション(I O - B 2)の順番で発行されるたとする。

# [0035]

この I O I ランザクションの順番を比較すると、図 2 に示すように、第 1 及び第 2 C P U モジュール 2 0 、 3 0 から第 1 及び第 2 I O モジュール 5 0 、6 0 に対して発行される I O I ランザクションの中で、I O I ランザクション(I O I

B1)と(IO-A2)の順番が互いに逆となり、2つのIOトランザクションが不一致となっていることが分かる。

### [0036]

#### [0037]

例えば、IOコントローラ52Aに対するIOトランザクションをIO-Axとし、IOコントローラ52Bに対するIOトランザクションをIO-Bxとすると、図3に示すように、トランザクション同期制御部51Aで見ると、第1及び第2CPUモジュールから発行されるIOトランザクションは(IO-A1) -(IO-A2)となって共に一致し、トランザクション同期制御部51Bで見ても第1及び第2CPUモジュールから発行されるIOトランザクションは(IO-B1)-(IO-B2)で一致する。

### [0038]

このときトランザクション同期制御部51A、51Bは、第1CPUモジュール20と第2CPUモジュール30との時間的差分が発生する可能性が高いため、IOコントローラ毎にシーケンスの一致をチェックするのみで時間的な一致については判断していない。すなわち、トランザクション同期制御部51A、51Bは、それぞれ第1CPUモジュール20と第2CPUモジュール30からの同じIOトランザクションが到着するまで一定時間待ち合わせした後にIOコントローラ52A及び52Bに対してIOトランザクションを出力する。

#### [0039]

IO-A2)は届くが、第1 CPUモジュール20からのIOトランザクション ( $IO-A^2$ ) が届かない。IOコントローラ52 Aに対応するトランザクション つ同期制御部51 Aは、第1 CPUモジュール20からのIOトランザクション (IO-A2) が受け取るまで一定時間待合せ(IOトランザクション(IO-A1)、(IO-A2) を出力せずに保持し)、さらに次のタイミングで第1 CPUモジュール20からのIOトランザクション(IO-A2)が届くと、IOトランザクションのシーケンスが一致したことを判別し、それらのIOトランザクション(IO-A1)、(IO-A2) を、IOコントローラ52 Aに対して出力する。

#### [0040]

なお、トランザクション同期制御部51A、51B、61A、61Bよる比較の結果、IOコントローラに対する第1、第2CPUモジュール20、30からのIOトランザクションのシーケンスが互いに相違している場合には、フォールトトレラントコンピュータ内に備えられている障害監視部等に障害の発生を通知するようにしてもよい。

### [0041]

本発明のフォルトトレラントコンピュータでは、トランザクション同期制御部が実行する各手段の機能をハードウェア的に実現することは勿論として、上記した各手段の機能を実行するトランザクション制御プログラム100をIOコントローラ等のプロセッサ(CPU)にロードして実行することにより、ソフトウェア的に実現することができる。このトランザクション制御プログラム100は、磁気ディスク、半導体メモリその他の記録媒体に格納され、その記録媒体からCPUのメモリにロードされ、CPUで実行されることにより、上述した各機能を実現する。

### [0042]

以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも上記 実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に 変形して実施することができる。

# [0043]

# 【発明の効果】

以上説明したように本発明によれば、第1及び第2CPUモジュールのプロセッサに同期外れが発生しIOモジュールのIOコントローラに対して同じタイミングでIOトランザクションが発行されなくても、IOコントローラ毎にIOトランザクションのシーケンス一致をチェックし、一定時間内にシーケンスの一致が得られれば障害が原因の同期外れではないとみなして、IOトランザクションをIOコントローラに出力するようにしたので、障害が原因の同期外れでないにも関わらずCPUモジュールの縮退や再組み込み動作が発生してしまうのを極力抑え、一定範囲のプロセッサの同期外れを許容することができる。

# 【図面の簡単な説明】

- 【図1】 本発明の実施の形態によるフォルトトレラントコンピュータの構成を示すブロック図である。
- 【図2】 本発明の実施の形態によるフォルトトレラントコンピュータの各 CPUモジュールから発行されるIOトランザクションの具体例を説明する図で ある。
- 【図3】 本発明の実施の形態によるフォルトトレラントコンピュータの具体的な動作例を説明する図である。
- 【図4】 本発明の実施の形態によるフォルトトレラントコンピュータに備えられるトランザクション同期制御部の構成例を示すブロック図である。
- 【図 5 】 本発明の実施の形態によるフォルトトレラントコンピュータに備 えられるトランザクション同期制御部の動作例を説明するフローチャートである

# 【符号の説明】


- 10 フォルトトレラントコンピュータ
- 20 第1CPUモジュール
- 30 第2CPUモジュール
- 50 第1 I Oモジュール
- 60 第2 I O モジュール
- 5 1 A、5 1 B、6 1 A、6 1 B トランザクション同期制御部

ページ: 13/E


- 52A、52B、62A、62B IOコントローラ
- 81一1 第1トランザクション格納手段
- 81-2 第2トランザクション格納手段
- 82 比較手段
- 83 タイマ手段
- 8 4 出力制御手段

【書類名】 図面


【図11】




【図2】




【図3】











# 【書類名】 要約書

# 【要約】 ・

【課題】 一定範囲のプロセッサの同期外れを許容することができるフォールトトレラントコンピュータ及びトランザクション同期制御プログラムを提案する。

【解決手段】 複数のCPUモジュール20、30で、同じ命令列をクロック同期させて処理するロックステップ方式のフォールトトレラントコンピュータ10であって、複数のCPUモジュール20、30から発行されるIOトランザクションについて、IOモジュール50、60のデバイスコントローラ毎に、一定の時間内において互いの一致をチェックし、一致が得られたIOトランザクションを同期外れではないとみなす。

# 【選択図】 図1

# 認定・付加情報

特許出願の番号 特願2002-255388

受付番号 50201301544

書類名 特許願

担当官 第七担当上席 0096

作成日 平成14年 9月 2日

<認定情報・付加情報>

【提出日】 平成14年 8月30日

# 特願2002-255388

# 出願人履歴情報

# 識別番号

[000168285]

1. 変更年月日

1990年 8月 9日

[変更理由]

新規登録

住 所 名

山梨県甲府市大津町1088-3

甲府日本電気株式会社

2. 変更年月日 [変更理由]

2002年 7月30日

名称変更

住所変更

住 所

山梨県甲府市大津町1088-3

氏 名 エヌイーシーコンピュータテクノ株式会社